异构集成正在半导体家当中具有浩大潜力，通过将采用众种差异工艺的组件整合到简单封装中，普及机能和低落本钱。

　　2.然而，异构集成面对诸众离间，如芯片到RDL错位、一直蜕变的翘曲轮廓和CTE不行婚。

　　3.为此，钻探职员正正在找寻差异的管理计划，如无掩模光刻技巧、预制井安排等，以应对这些离间。

　　4.同时，封装质料和安排须要协同优化，以餍足差异器件的噪声、热性子及请求。

　　众芯片拼装为擢升机能和低落功耗供应了主要时机，但这些庞大的封装也带来了很众新的离间，囊括芯片到RDL 错位、一直蜕变的翘曲轮廓和 CTE 不行婚。

　　异构集成——一个涵盖繁众差异使用和封装请求的总称——具有将采用众种差异工艺的组件整合到简单封装中的潜力。与将类似组件集成正在单片硅片上比拟，这种集成形式可以更具本钱效益，并带来更高的良率。

　　与古板电道板上的独立元件比拟，将器件集成到单个封装中也能普及机能，并裁汰电道的合座占用空间。但将这些差异的元件集成到单个基板上是一项巨大离间。

　　以转移设置为例。这些设置经常蕴涵众个传感器和收发器，以及存储器和逻辑组件。模仿和功率组件经常须要CMOS器件创修中没有的独奸细艺步调，以及更厚的金属和介电层。

　　这些题目的钻探公众处于半导体安排的前沿。但假使或许管理集成离间，相对较小的墟市也将受益匪浅。弗劳恩霍夫IZM公司拼装和封装部分主管兼集团司理Tanja Braun正在质料钻探学会（MRS）近来举办的2025年MRS春季集会岁月举办的“微电子封装和异质集成质料时机”研讨会上公告演讲时吐露，完成这一倾向的设施之一是斥地或许跨差异使用范畴的管理计划。

　　今朝，大大都异构组件都利用某种花样的中介层，将电道组件互相贯穿并与外界贯穿。单个器件可能安置正在中介层上，并通过扇出布线和集成电容器或其他无源元件举办贯穿。光学元件可以依赖于中介层中嵌入的波导。众个处分单位可能通过带有嵌入式布线的桥接元件贯穿，比方英特尔的嵌入式众芯片互连桥接(EMIB)。

　　正在整个状况下，所需的互连和功率密度决意了中介层质料的遴选。但它们都面对着同样的底子离间——打点硅器件和铜基编制级布线之间的热膨胀系数 (CTE) 不同。弗劳恩霍夫的 Braun 指出，当她的团队用铜柱填充有机电介质中的过孔时，CTE 不行婚会导致萎缩，从而惹起铜-电介质界面展示裂纹。

　　对待功率器件而言，热膨胀系数(CTE) 打点更加贫困，由于它们正在运转历程中可以会出现洪量热量。功率器件还须要牢靠的分开封装材料，以预防电弧放电并裁汰寄生损耗。玻璃餍足分开和热安宁性请求，但须要迥殊处分。

　　宾夕法尼亚州立大学电气与谋略机科学学院和质料钻探所副传授李宁吐露，光互连技巧对待数据核心的中长贯穿至合主要，但也带来了奇特的离间。他指出，创修商心愿将波导和其他无源光学元件集成到互连封装中，但如许做须要防备掌管基板中的折射率和折射率比照度。

　　只管功率和光学器件带来了迥殊的离间，但尽管是通用逻辑元件的中介层也须要与安排的其他个人联合优化。比方，扇出型面板级封装经常被以为是扇出型晶圆级封装的更高效的后继计划。面板可能并行处分更众器件，况且因为是矩形，正在平铺矩形器件时糜费的空间更少。然而，Braun 吐露，它们的尺寸使其处于一个灰色地带。或许餍足逻辑重散布层微米级尺寸请求的工艺和检测设置公众针对晶圆尺寸的基板举办了优化。尽管有或许处分大型基板的设置，检测这样小尺寸的基板自身也很是舒缓。

　　掌管翘曲和芯片移位对待面板级封装更加具有离间性。芯片优先、面朝下的扇出工艺将单个芯单方朝下安置正在载体基板上的转变胶带上。玻璃载体经常用于利便紫外线脱键合。将芯片封装正在模塑料中后，开释转变胶带会将面板与载体基板星散，呈现键合焊盘。将这些焊盘与中介层的重散布层布线对齐后，举办混淆键合。

　　这个历程描摹起来容易，完成起来难。转变胶带和模塑料（经常都基于聚集物）互相之间以及与硅芯片和载体基板之间的热膨胀系数(CTE) 都差异。转变胶带经常正在成型历程中会膨胀，而模塑料正在冷却和固化时会萎缩。互补的应力会使面板变形，并可以将单个芯片从其原始位子拉出，从而与从新散布层失落对齐。

　　Braun 指出，翘曲会正在整体拼装历程中一直演变。蕴涵散热器、巩固筋和模塑料正在内的完善面板组件的翘曲水准可以比只身的封装芯片要小。因而，工艺优化应当评估合座结果，而不是某个特定的工艺步调。

　　比拟之下，一朝封装质料硬化，芯片偏移往往会“冻结”正在原地。固然已知的编制性偏移可能正在RDL安排中取得符合，但热分外、模塑料的不屈均性以及相像成分可以会导致随机偏移。正在这种封装中，芯片和RDL布线之间的错位更加难以检测，由于贯穿两者的混淆铜-铜键躲藏正在两层之间。

　　自上而下的目视检验可能轻松检测到变形的焊球和断裂的引线键合，但无法检测到界面污染或错位的混淆键合。对单个芯片和整体封装的测试依然具有离间性。

　　管理这些题目的差异设施正正在发现。英特尔高级首席工程师段刚和他的同事指出，该公司的EMIB封装实验通过安排预制井来管理芯片移位纰谬，以便将芯片安置到硅“桥”元件中。

　　Braun 团队提出的另一种计划依赖于无掩模光刻技巧。正在衡量芯片的最终位子后，晶圆厂会相应地修正 RDL 焊盘的位子，并凭据更新后的位子创修定制的中介层。该管理计划能否餍足大领域坐褥的本钱和产量请求尚不了然。从技巧上讲，RDL 创修比 PCB 创修更挨近 CMOS 互连工艺，但其面板面积比以晶圆为核心的安排东西经常设念的要大得众。

　　对待功率器件，研讨会参预者、马里兰大学呆滞工程传授F. Patrick McCluskey 指出，封装是症结的不同化成分。他指出，这些器件自身相对纯洁，但须要低损耗、低噪声且热性子优异的封装。

　　然而，弗劳恩霍夫IZM 的钻探员蒂娜·托马斯及其同事吐露，热场和电场的退化可以导致环氧基模具化合物变脆，有可以导致电介质击穿并同意湿气侵入。

　　除此以外，嵌入式无源元件会使合座封装更厚。因而，创修商须要探求塑封料的流变性子及其平均填充整体腔体的技能。硅凝胶是一种替换计划，它具有热安宁性和化学安宁性，而且是优良的绝缘体，但防水性不是极端好。

　　马里兰大学的钻探职员浮现了一种双层包装，它连系了防潮但坚硬的聚氨酯层和呆滞懦弱的硅胶层。

　　异构封装朦胧了“片上”和“片外”境遇之间的界线。这也是为什么整个参预 MRS 研讨会的参预者都夸大封装安排和组件器件须要协同优化的来源之一。每个器件的噪声和热性子及请求都市影响其他整个器件。像UCIe 如许的准绳化接口是一个优良的发端，但它们不行替换对拟议安排举办彻底的仿真。